Grundlagen der Silizium-Halbleitertechnologie

Geschichte (der Mikroelektronik)


Prof. Dr.-Ing. habil. Markus Becherer

Technische Universität München

School of Computation, Information and Technology

Department Electrical Engineering

Professorship of Chip-based Magnetic Sensor Technology



Der grundlegende Aufbau der VL + viele Folien entstanden nach einer Vorlage von Prof. W. Hansch.

Geschichte (der Mikroelektronik) Zusammenfassung

Stromleitung, Röhrenstreit + die legendären Bell-Labs

Der erste Transistor + das erste Transistorradio

Planartechnologie – Wegbereiter für 2 bedeutende Innovationen

Integrierte Schaltkreise

Technologievergleich Bipolar – MOSFET, nochmal Moore - Ökonomie

Verschiedene Beiträge zu Moore’s Law: Stand im Jahr 2000 - Kostenersparnis durch Shrink

Ökonomische Aspekte Moore’s Law

Roadmaps als Anforderungskatalog für künftige Entwicklung

The show must go on … FinFET = TriGAte

Roadmaps als Anforderungskatalog für künftige Entwicklung

Emerging Research Devices (ERD) Roadmap

Stromleitung

Nach Prof. W. Hansch

1752 Franklin: Blitzableiterexperimente
1798 Galvani: Froschschenkelexperimente

Stromleitung im Gas

1860 Plücker: Elektrizitätsleitung in Gasen
ab 1860 Maxwell: Theorie elmag.Wellen

1870 Hittdorf: Ablenkung Gasstrom in Feldern
-> Strom = neg. Teilchen

1887 Hertz/Hallwachs: Photoeffekt
1892 Wien: e/m
1895 Thomson: Identifizierung Elektron

1900 Planck: Wirkungsquantum
1905 Einstein: Erklärung Photoeffekt

Quantenphysik

Anwendungen

1800 Volta: Batterie

1806: Sömmering: elektrischer Telegraph mit Drahtverbindung

1833 Weber/Gauß: el.mag. Telegraph mit Drahtverbindung

1854 Goebel: Glühbirne mit Kohlefaser
1860 Reis: Telefon mit Drahtverbindung

1866 Siemens: Dynamomaschine

1876 Bell: Mikrophon-Telephon mit Drahtverbindung

1878 Edison: Phonograph

1883 Edison: Erklärung glühelektrischer Effekt

1886 Hertz: Herstellung und Nachweis elmag.Wellen

1895 Braun: Kathodenstrahlröhre

1895 Popow: Kristalldetektor

1895 Marconi: Telegraph mit elmag.Wellen

1904 Fleming: Entdeckung Gleichrichtereffekt in Vakuumröhre

1906 DeForest: Vakuumtriode
1913 Arnold: Vakuumröhre

Telephon-Radio-Röhren-Markt

Stromleitung im Festkörper

1826 Ohm: R=U/I
1831 Faraday: El.mag. Induktion

1874 Braun: Gleichrichtende Metall/HL-Kontakte

Röhrenstreit

1875: Bell gründet die **AT&T**
(American Telephone & Telegraph)
-> Erstellung von Telefonverbindungen



1877: Gründung der Bell-Company
-> Bau von Telefonapparaten



1886: Gründung der **Westinghouse** Electric Company
-> Elektrisches Licht

1887: Gründung der **General Electric** Company
-> Elektrisches Licht, Stromkraftwerke



1887: Gründung der **Marconi** Wireless Telephone

1904: Fleming entdeckt die Stromgleichrichtung
in einer gasgefüllten Glühbirne
(2 Elektroden = Diode)



1910: Auftrag für transkontinentales Telefonkabel
-> es fehlt an Verstärkern
1913: Arnold entwickelt eine optimierte Triode
(Vacuum, Oxidüberzogene Kathode, Gitterposition)
1913: At&T kauft das deForest-Patent um Arnold-Röhre
benutzen zu können

1906: Der unabhängige Erfinder
deForest baut eine gasgefüllte
Röhrentriode und entdeckt die
Verstärkung



1913: Langmuir entwickelt eine Röhren-Triode
(Vacuum + Hg-Füllung+ Raumladungstheorie)

1919: GE übernimmt Marconi und gründet mit Westinghouse die
Radio Company America (RCA)

1920: Erster Streit um Röhrenpatente
-> Vergleich

AT&T

darf Röhren einsetzen in <u>kabelgebundener</u>
Telegraphie und Telefon und Verstärkerstationen

New
„Entertainment Broadcasting" (Radio)
(Using cable + wireless)

1922: 60´000 $US Markt
.....



RCA

darf Röhren einsetzen in der <u>drahtlosen</u> Telekommunikation
(Post, Navigation) und in Empfangsgeräten


Der Verlierer: AT&T ← 1925: Zweiter Röhrenstreit → Der Gewinner: RCA

1925: Gründung der Bell-Labs
↙ Neue Röhren ↘ Festkörper-Alternativen

1929: 850 Mill. $US market

Nach Prof. W. Hansch

Die legendären Bell-Labs



Nach Prof. W. Hansch

Der erste Transistor? 1938 Hilsch & Pohl

Zeitschrift für Physik, 111 (1938) 399...

Steuerung von Elektronenströmen mit einem Dreielektrodenkristall und ein Modell einer Sperrschicht.

Von **R. Hilsch** und **R. W. Pohl** in Göttingen.

Mit 8 Abbildungen. (Eingegangen am 4. November 1938.)

Allgemeines über Elektronenleitung in KBr-Kristallen. Modell eines Gleichrichters und das Wesen einer Sperrschicht. Der Abbau einer einmal gebildeten Sperrschicht verläuft grundsätzlich anders als der Aufbau. Teilweise Gleichrichtung von technischem Wechselstrom schon mit einem Kristall von 1 cm Dicke. Vergleich des Modell-Gleichrichters mit dem Cu_2O-Trockengleichrichter, der mit Ersatzleitung arbeitet. Einbau eines Steuergitters in eine Sperrschicht und Messung der Kennlinien des so gebildeten Dreielektroden-Kristalles.

5. Ein KBr-Kristall mit Steuergitter. Der KBr-Kristall mit nur *einer* elektronenliefernden Elektrode, also das Modell einer Sperrschicht, entspricht einem Zweielektroden-Vakuumrohr mit einer glühenden Elektrode. Das Vakuumrohr wird durch Einbau einer dritten Elektrode, kurz Gitter genannt, zum Steuerorgan.

In entsprechender Weise haben wir in das KBr-Sperrschichtmodell ein Steuergitter eingeschaltet und es dadurch in ein Steuerorgan verwandelt. Das Gitter bestand aus einem Platindraht von 0,2 mm Dicke etwa 2 mm vor der Kathode. Der Draht war in den Kristall eingeschmolzen. Das Verfahren haben wir schon vor Jahren veröffentlicht[1]): Ein elektrisch geheizter Platindraht dringt genau so in KBr-Kristalle ein, wie ein warmer Kupferdraht in einen Eisklotz. Der Einkristall bleibt dabei erhalten.

Die Schaltung dieses Dreielektrodenkristalles ist aus Fig. 6 ersichtlich. Gemessen wurde der Anodenstrom i_A und der Gitterstrom i_G in Abhängigkeit von der Gitterspannung P_G. Diese Messungen wurden bei zwei verschiedenen Anodenspannungen ausgeführt, nämlich $P_A = 100$ Volt und $= 150$ Volt. Die Messungen sind in Fig. 7 und 8 graphisch dargestellt. Die Kurven gleichen durchaus den bekannten Kennlinien eines Dreielektrodenrohres. Man beschreibt die Ergebnisse am besten mit den für Elektronenröhren entwickelten Begriffen.

Zur Steuerung ist eine Gittervorspannung von etwa + 10 Volt erforderlich. Die obere Kennlinie besitzt eine *Steilheit*

$$S = \left(\frac{\partial i_A}{\partial P_G}\right)_{P_A = 150\ \text{Volt}} = 0{,}028\ \text{Milliampere/Volt}.$$

Beide Kennlinien zusammen ergeben als *Durchgriff*

$$D = \left(\frac{\partial P_G}{\partial P_A}\right)_{i_A = 2{,}5 \cdot 10^{-4}\ \text{Ampere}} = 7{,}3\ \%$$

und den *inneren Widerstand*

$$R_i = \left(\frac{\partial P_A}{\partial i_A}\right)_{P_G = 10\ \text{Volt}} = 4{,}6 \cdot 10^5\ \text{Ohm},$$

$S \cdot D \cdot R_i$ ergibt 0,95 statt 1.

Dieser als Beispiel gewählte Dreielektrodenkristall steuert einen Strom von 0,4 Milliampere mit einem Gitterstrom von 0,02 Milliampere. Man hat also hier eine 20fache Verstärkung. Das ist keineswegs eine obere Grenze. Wir haben auch Verstärkungen über 100fach hergestellt. Dazu braucht man höhere Werte von δ. Doch wird bei diesen Verstärkungen

[1]) Naturwissensch. **20**, 932, 1932.

die Trägheit selbst für einen Modellversuch zu groß, wenn man nicht den Elektrodenabstand verkleinern will.

Wir haben mit den Versuchen keinerlei technische Ziele verfolgt, uns interessierte nur die grundsätzliche Seite der Frage. Für den Steuervorgang sind die Einzelheiten der Elektronenbewegung ohne Belang. Die langsame




Fig. 6. Schema und Schaltung eines Dreielektrodenkristalles. Gezeichnet ist die durch Farbzentren sichtbar gemachte Elektronenverteilung während einer Abnahme des Anodenstromes. Die negative Aufladung des Gitters ist vergrößert worden, der Anodenstrom hat aber noch nicht seinen stationären Wert erreicht. (Kristallabmessungen $2 \times 5 \times 10$ mm).

Fig. 7.

Fig. 8.




Fig. 7 und 8. Die beiden Kennlinien eines Dreielektrodenkristalles mit 20facher Verstärkung. $T = 490°$ C.


Diffusion der Elektronen im Kristall wirkt nicht anders als ihre beschleunigte Bewegung im Hochvakuum. Wesentlich ist nur, daß die Elektronen den überwiegenden Anteil des Stromes tragen und (wenigstens überwiegend) nur der einen Elektrode entstammen.

Die Trägheit der Ströme in einem langen Dreielektrodenkristall ist für Schauversuche ein Vorteil. Sie gibt die Möglichkeit, den zeitlichen Ablauf der Erscheinungen sowohl mit dem Strommesser wie mit dem Auge

Verstärkung: 20 - 100

Bell labs continued

1945 Shockley: Skizzierung des FET und Nichtfunktion
1946 Bardeen: Erklärung des Versagens wegen Oberflächenzuständen
1947 Brattain, Bardeen, Shockley: Findung des Bipolartransistors (Ge-Punkttransistor)
1948: erste öffentliche Vorstellung des Transistors




Nice details on transistor history see for example: http://www.pbs.org/transistor/

Nochmal der erste Transistor

Transistoren verbrauchten auf Anhieb 100x weniger Strom als Röhren
Transistoren waren auf Anhieb etwa 100x kleiner als Röhren
Transistoren waren auf Anhieb etwa 100x schneller als Röhren
Transistoren waren anfangs 10x teurer als Röhren (Ge war teurer als Gold)

Bei ihren Forschungen zum Ersatz von Röhren stießen die Forscher Brattain, Bardeen und Shockley 1947 auf einen Verstärkereffekt im Halbleitermaterial Germanium.



Ein kleines Plastikdreieck wurde mit einer Goldfolie umwickelt und unten mit einer Rasierklinge aufgeschnitten.

Oben wurden zwei Kontakte aufgelötet

Das Ganze wurde auf ein Stück Germanium gedrückt, das ebenfalls kontaktiert war.

An die beiden Goldkontakte wurde eine Betriebsspannung angelegt, wobei aber kein Strom fließen konnte.


Erst beim Anlegen einer Spannung an das Germaniumstück wurde ein Stromfluß zwischen den Goldkontakten erzeugt, der allerdings um 18 mal größer war als der angelegte Germaniumstrom.

Ein kleiner Stromverstärker war gefunden mit veränderlichem Durchgangswiderstand (transfer resistor)

Die ersten Transistoren


Nach Prof. W. Hansch

Erster industriell gefertigter Transistor
(Punktkontakt-Transistor, Raytheon 1952)



Ge-base







Laboraufbau des ersten Transistors
(Bell-Labs, 1948, Verstärkung 18)

Erste Silizium-Transistoren
(grown-junction, TI, 1954
Preis: ~ 60 USD)





Erste deutsche Transistoren
von SAF, Telefunken, Siemens
in 1953 (~8 USD)





Massenfertigung von
Transistoren
(Germanium pnp, Alloy-
Transistoren
Raytheon 1953, Preis: ~ 8 USD)







1960: etwa 2´000 Transistortypen, Umsatz etwa 8 Mill. $US
1970: 20´000 Transistortypen, 15´000 IC-Typen, Umsatz etwa 14 Mill. $US

Erstes Transistorradio

Erstes Transistorradio TR-1
Regency & Texas Instruments, 1954








SONY, TR-55, 1955
(Japan's first transistor radio, employing five transistors developed in-house)

4 Transistoren für 2.50 $US
Gesamtpreis: 49.95 $US

Planartechnologie – Wegbereiter für 2 bedeutende Innovationen



<u>Geometrisches Kennzeichen:</u>
Bauelemente sind flach (µm) im Vergleich zum Wafer-Durchmesser (cm)
→ Name: Planartechnologie


<u>Technologischer Vorteil:</u>
Alle Bauelemente werden gleichzeitig hergestellt
→ alle Bauelemente haben die gleichen Eigenschaften

<u>Ökonomischer Vorteil:</u>
Je kleiner die Bauelemente, desto mehr passen auf eine Halbleiterscheibe bei etwa gleichen Prozesskosten
→ Kostensenkung pro Stück

1. Die Integrierte Schaltung = IC
2. Der MOSFET als universeller Transistor

Integrierte Schaltkreise







Realisierung eines Multivibrator:
2 Transistoren + 8 Widerstände + 2 Kondensatoren

IC mit Ge-Mesa Transistoren
aber: **Verbindungen mit externen Drähten**

J. **Kilby** (TI): Patenteinreichung Feb.1959, Patenterteilung 1964, Nobelpreis 2000



Silizium Planartransistor
Hoerni (Fairchild) 1959



Noyce (Fairchild): Patenteinreichung: Juli 1959, Patenterteilung: 1961

IC mit **Si Planartransistoren inklusive Verdrahtung**

1961: Start der IC Massenproduktion (~4´000 / Woche) bei Fairchild (Logik: flip-flops, counters, NAND, XOR, ..)
Jahrelanger Patentstreit mit TI -> Vergleich


bis 1968: US Space Program kauft 95% der IC Produktion
-> Preis fällt von 1´000 $US / IC -> 30 $US


1970: Erster DRAM (1kb, INTEL)
1971: Erster Mikroprozessor 4004 (2kb, INTEL)
....
2008: Tägliche Produktion ~ 10^9 ICs

Intel 4004

1968: Noyce und Moore verlassen Fairchild und gründen INTEL
(siehe z.B. http://de.wikipedia.org/wiki/Intel)
1970: Busicom (Japan) bestellt komplexe Steuerung für Industrierechner
Hoff entwirft Steuerprogramm als Logikverschaltung -> Mikroprozessor
INTEL kauft die Patentrechte für 65´000 $US wieder zurück


1971:
Modell 4004
2´500 Transistoren,
@ 8MHz






2001: Modell Pentium4, 42 Mill.Transistoren, 2GHz auf (10 x 13)mm²
2008: Modell Penryn, > 410 Mill. Transistoren, 3.4 GHz auf ~107 mm²

Technologievergleich Bipolar – MOSFET : Anzahl Prozesse





Grundaufwand Bipolartransistor:

Maske 1: Bauelementisolierung (LOCOS)
Maske 2: Kollektordotierung
Maske 3: Basisdotierung
Maske 4: Emitterdotierung
Maske 5: Öffnen der Kontaktlöcher
Maske 6: Strukturierung der Metallisierung


Grundaufwand MOSFET

Maske 1: Bauelementisolierung (LOCOS)
Maske 2: Gatestrukturierung
Maske 3: Isolation und Kontaktlochöffnung
Maske 4: Strukturierung der Metallisierung

→ MOSFETs sind mit weniger Aufwand herzustellen, hier werden Herstellungskosten gespart

→ Weniger Herstellungsprozesse bedeutet weniger Fehlermöglichkeiten, mehr funktionierende Chips/Wafer

Technologievergleich Bipolar – MOSFET: Flächenbedarf



Nachteil Bipolar:

- Transistoren benötigen zusätzliche Isolationsstrukturen

Vorteil MOS:


+ selbstisolierend
+ selbstjustierend

→ Auf der Fläche eines Bipolartransistors können bei gleicher „Auflösung“ (minimale Strukturgröße) 4 - 10 MOSFETs platziert werden

→ MOSFETs sind geeigneter für Höchstintegration

Technologievergleich Bipolar – MOSFET: Skalierbarkeit


Bipolartransistor



Bipolartransistoren sind injektionsgesteuert

- Anzahl der Ladungen stark geometrieabhängig
- Jede Verkleinerung erfordert neue theoretische Überlegungen, neue Simulationen, neue Testmuster, neues Layout
- Zeit- und kostenintensiv

Feldeffekttransistor





MOSFETs sind feldgesteuert


- Bei Verkleinerung der Geometrien und Spannungen bleiben die Felder gleich und damit das elektrische Verhalten (**Skalierbarkeit**).
- Die Skalierbarkeit spart Kosten beim Neudesign.


→ Skalierbarkeit von MOSFETs verringert den Entwicklungsaufwand für neue Generationen

Technologievergleich Bipolar – MOSFET: Energiebedarf









Der Inverter ist eines der Grundelemente für jede Logikschaltung

Der Inverter in CMOS-Technik verbraucht nur Strom im Schaltvorgang

→ Für Höchstintegration und Mobilanwendungen ist die CMOS-Technik ideal

Zusammenfassung Technologievergleich

Warum ist MOS die führende Technologie für Höchstintegration?


Anzahl Prozesschritte: MOSFETs sind in weniger Schritten herstellbar als Bipolartransistoren
→ Kostengünstigere Herstellung

Flächenbedarf: MOSFETs sind bei gleichem Technologiestand deutlich kleiner als Bipolartransistoren → Kostengünstigere Integration

Skalierbarkeit: MOSFETs sind leichter zu skalieren als Bipolartransistoren
→ Kostengünstigere Entwicklung neuer Generationen

Energiebedarf: MOSFETs in CMOS-Technik liefern die verbrauchärmsten Schaltungen
→ Für Höchstintegration und Mobilanwendungen

Nochmal Moore - Ökonomie




→ Das jährliche Wachstum des Halbleitermarktes um etwa 17% wurde bis zum Jahre 2015 im wesentlichen durch eine Reduktion der Herstellungskosten durch Geometrieverkleinerungen (**shrink**) der Bauelemente erzielt.

→ Zur langfristigen Sicherung dieses Zuwachses existierten bis zum Jahr 2015 sogenannte „Roadmaps"

→ Es war aber nicht nur „geometrische Verkleinerung“ Garant für den Erfolg, sondern auch andere Optimierungen wie verbesserte Schaltungen oder Vergrößerung der Chipfläche (siehe nächste Folie).

2015: Ende der klassischen “Skalierungs-Roadmaps”


Verschiedene Beiträge zu Moore's Law: Stand im Jahr 2000




→ For shrinking dimensions a roadmap exists: Moore´s Law

Moore´s Law:
The number of devices/chip increase by a factor 4 every 3 years.


Moore´s law is achieved by:



a factor √2 in dimension shrink



a factor 1.5 in chip size increase



a factor 1.3 in better design


Technology(~1990)	Application 3''	100mm	150mm	
NMOS (array) + CMOS	1 Mb DRAM	75 USD	90 USD	130 USD

with:
wafer size: 100 mm
die size: 9x9 mm²
defect density: 3 / cm²


Production Costs per working chip
6.43 $

Redesign:
Shrink by 15 %


Production Costs per working chip
3.46 $



Dirk K. de Vries. "Investigation of gross die per wafer formulas". IEEE Transactions on Semiconductor Manufacturing (February 2005): 136–139. doi:10.1109/TSM.2004.836656




Kostenersparnis durch Shrink




Quelle: http://de.wikipedia.org/wiki/Ausbeute_%28Halbleitertechnik%29#mediaviewer/File:Wafer_die%27s_yield_model_%2810-20-40mm%29_-_Version_2_-_DE.png

→ Geringfügige Verkleinerungen reduzieren die Herstellungskosten/Bauelement sehr deutlich

Kostenersparnis durch größere Substrate




Hoerni (Fairchild) 1957
Si-Planartransistor 2N1613,
764 µm diameter



Größere Wafer erlauben mehr Chips pro Wafer
Aber: bei 300 mm wurde das “Waferhandling” zu komplex → die Vorhersagen trafen nicht ein.

Steigerung der Herstellkosten

1 Investment Costs for new Fabs



Intel will invest $7 billion to finish a factory it started in 2011

Construction was paused in 2014, and Fab 42 has sat empty since.

2 Increasing Process Complexity

(e.g. INTEL, *source: press publications*)

Intel CPUs	Number of Masks
386	10
486	12
Pentium	18
Pentium IV (2004)	25

3 Increasing Production Costs / Generation

Equipment	+ 50 %
Pure Materials	+ 35 %
Process Steps	+ 25 %
Test	+ 20 %
Production Costs	+ (30-50) %


etwa Faktor 1.5 pro Generation


Um 5 Milliarden Invest in 5 Jahre zu amortisieren, müssen (ohne Gewinn) 3 Millionen Dollar pro Tag verdient werden.

→ Der Aufwand zur Verkleinerung erhöht die absoluten Kosten dramatisch (exponentiell)

**Source: http://en.wikipedia.org/wiki/List_of_semiconductor_fabrication_plants

Steigerung der Herstellkosten durch Anzahl Metallebenen





Aufgrund kleinerer Geometrien (d.h. Verschlechterung der RC-Zeiten) müssen immer mehr Metallisierungsebenen geschaffen werden:

1970: 2-3 Metallisierungsebenen (poly-Si, Alu)

2000: 6-7 Metallisierungsebenen (poly-Si, W, TiSi, CoSi, Cu)

2012: 10-12 Metallisierungsebenen (....)

→ Steigerung der Herstellungskosten durch immer aufwendigere Prozesse

Roadmaps als Anforderungskatalog für künftige Entwicklung

Table 14 Memory and Logic Technology Requirements

Year of First Product Shipment / *Technology Generation*	*1997* / *250 nm*	*1999* / *180 nm*	*2001* / *150 nm*	*2003* / *130 nm*	*2006* / *100 nm*	*2009* / *70 nm*	*2012* / *50 nm*
Min. Logic V_{dd} (V) (desktop)	2.5–1.8	1.8–1.5	1.5–1.2	1.5–1.2	1.2–0.9	0.9–0.6	0.6–0.5
V_{dd} Variation	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%
T_{ox} Equivalent (nm)	4–5	3–4	2–3	2–3	1.5–2	< 1.5	< 1.0
Equivalent Maximum E-field (MV/cm)	4–5	5	5	5	> 5	> 5	> 5
Max I_{off} @ 25°C (nA/µm) (For minimum L device)	1	1	3	3	3	10	10
Nominal I_{on} @ 25°C (µA/µm) (NMOS/PMOS)	600/280	600/280	600/280	600/280	600/280	600/280	600/280
*Gate Delay Metric (CV/I) (ps)**	16–17	12–13	10–12	9–10	7	4–5	3–4
V_T 3σ Variation (± mV) (For minimum L device)	60	50	45	40	40	40	40
L_{gate} 3σ Variation (For nominal device)	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%
S/D Extension Junction Depth, Nominal (nm)	50–100	36–72	30–60	26–52	20–40	15–30	10–20
Total Series Resistance of S/D (% of channel resistance)	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%
Gate Sheet Resistance (Ω/sq)	4–6	4–6	4–6	4–6	4–6	< 5	< 5
Equivalent oxide thickness T_{ox}(nm)	4–5	3–4	2–3	2–3	1.5–2	< 1.5	< 1.0
Thickness control (% 3σ)	± 4	± 4	± 4	± 4–6	± 4–8	± 4–8	± 4–8

Solutions Exist *Solutions Being Pursued* *No Known Solution*

Year 2012 -> 50nm Generation

Supply Voltage: (0.5 - 0.6) V

I_{off} < 10 nA/µm

I_{on} : 600 µA/µm

ΔI = 5 decades

ΔV_G = 315 mV
(with ideal S = 63 mV/dec)


Equivalent oxide thickness for Long Channel Criterion

→ Die Roadmaps stellten einen **Anforderungskatalog** zur **Sicherung des Wachstums** dar


→ Die Roadmaps basierten auf der Planartechnologie und der Verkleinerung


The show must go on …

Non-Classical Scaling



FinFET = TriGate-Technology cut across the fins





Multiple fins to set transistor current

42 nm fin pitch


IEDM2015 Device Tutorial


"14 nm" technology used for A9, Exynos 7420, Broadwell, and Snapdragon 820

FinFET + all the performance boosters" of the last 10 years (SiGe stress, High K, etc.)

FinFET = TriGate-Technology
cut across gates

20 Billion switches in an
area of of 1cm x 1cm
→ 1 device + conn. = 70 nm x 70 nm





IEDM2015 Device Tutorial

Roadmaps als Anforderungskatalog für künftige Entwicklung

Table 14 Memory and Logic Technology Requirements

Year of First Product Shipment / Technology Generation	1997 250 nm	1
Min. Logic V_{dd} (V) (desktop)	2.5–1.8	1.8
V_{dd} Variation	≤ 10%	≤ 1
T_{ox} Equivalent (nm)	4–5	3–
Equivalent Maximum E-field (MV/cm)	4–5	5
Max I_{off} @ 25°C (nA/μm) (For minimum L device)	1	1
Nominal I_{on} @ 25°C (μA/μm) (NMOS/PMOS)	600/280	600/280
Gate Delay Metric (CV/I) (ps)*	16–17	12–13
V_T 3σ Variation (± mV) (For minimum L device)	60	50
L_{gate} 3σ Variation (For nominal device)	≤ 10%	≤ 10%
S/D Extension Junction Depth, Nominal (nm)	50–100	36–72
Total Series Resistance of S/D (% of channel resistance)	≤ 10%	≤ 10%
Gate Sheet Resistance (Ω/sq)	4–6	

Equivalent oxide thickness T_{ox}(nm)	4–5		2–3	2–3	1.5–2	< 1.5	< 1.0
Thickness control (% 3σ)		± 4	± 4	± 4–6	± 4–8	± 4–8	± 4–8

		600/280	600/280	600/280	600/280	600/280	600/280
		10–12			7	4–5	3–4
		45	40		40	40	
		≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%
			26–		20–40	15–30	10–20
			≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%
		4–6	4–6	4–6	4–6	< 5	< 5

Solutions Exist *Solutions Being Pursued* *No Known Solution*

Roadmaps sind nun nicht mehr so detailliert.

ITRS → IRDS

Einfach mal googlen!

Year 2012 -> 50nm Generation

Supply Voltage: (0.5 – 0.6) V

I_{off} < 10 nA/μm

I_{on} : 600 μA/μm

} ΔI = 5 decades

ΔV_G = 315 mV
(with ideal S = 63 mV/dec)

Equivalent oxide thickness for Long Channel Criterion

→ Die Roadmaps stellten einen **Anforderungskatalog** zur **Sicherung des Wachstums** dar

→ Die Roadmaps basierten auf der Planartechnologie und der Verkleinerung

Emerging Research Devices (ERD) Roadmap

2015 ITRS 2.0 OFFICIAL PUBLICATION

Name

- 2015 ITRS 2.0 FT TABLES
- 2015 ITRS 2.0 ITWGs
- 0_2015 ITRS 2.0 Executive Report.pdf
- 1_2015 ITRS 20_System Integration.pdf
- 2_2015 ITRS 2.0 Herogeneous Integration.pdf
- 3.1_2015 ITRS 2.0 Heterogeneous Components.pdf
- 4_2015 ITRS 2.0_OSC .pdf
- 5_2015 ITRS 2.0_More Moore.pdf
- 6_2015 ITRS 2.0 Beyond CMOS.pdf
- 7_2015 ITRS 2.0 Factory Integration.pdf


end of traditional roadmap

New devices, new architectures, new concepts.
→ Beyond CMOS


CMOS, More than MOORE, Reboot Computing

ERD and beyond CMOS


Nanomagnetic Logic




Nanotubes



Molecular switch



Single Electronics



Quantum computation

2000 2020 2040

Emerging Research Devices (ERD) Roadmap


2015 ITRS 2.0 OFFICIAL PUBLICATION

Name

- 2015 ITRS 2.0 FT TABLES
- 2015 ITRS 2.0 ITWGs
- 0_2015 ITRS 2.0 Executive Report.pdf
- 1_2015 ITRS 20_System Integration.pdf
- 2_2015 ITRS 2.0 Herogeneous Integration.pdf
- 3.1_2015 ITRS 2.0 Heterogeneous Components.pdf
- 4_2015 ITRS 2.0_OSC .pdf
- 5_2015 ITRS 2.0_More Moore.pdf
- 6_2015 ITRS 2.0 Beyond CMOS.pdf
- 7_2015 ITRS 2.0 Factory Integration.

end of traditional roadmap

Nanomagnetic Logic






Figure ERD2 A Taxonomy for emerging research information processing devices (The technology entries are representative but not comprehensive.)


2000 2020 2040

S3S Conference

San Francisco Burlingame, Oct. 2017

3-Tier 3DIC Cross-Section
—Second DARPA *Multiproject Run* (3DM2)

Two Digital & One RF 180-nm 1.5V FDSOI CMOS Tiers



3DM2 Process Highlights

- 11 metal interconnect levels
- 1.75-μm 3D via tier interconnect
- Stacked 3D vias allowed
- Tier-2 back-metal/back-via process
- 2-μm-thick RF back metal
- Tier-3 W gate shunt
- Tier-3 silicide block

MIT Lincoln Labs

© 2017 Paul D. Franzon